Десятилетиями чипмейкеры следовали закону Мура — делали транзисторы всё меньше и укладывали их плотнее на плоской пластине кремния. Но этот подход подошёл к физическому пределу. Исследователи из Университета Иллинойса (University of Illinois) решили проблему по-другому: они начали складывать активные слои кремния друг на друга, создавая трёхмерные чипы.
По словам профессора Цин Цао (Qing Cao), «мы упираемся в пределы, заданные физикой». Размер транзисторов уже почти не уменьшается, особенно contacted gate pitch — это связано с фундаментальными свойствами кремния и законами квантовой механики. Дальнейшее уплотнение на плоскости становится крайне сложным и дорогим.
Как работает новая технология 3D-стэкинга
Команда профессора Цао разработала метод монолитной трёхмерной интеграции. Вместо того чтобы склеивать готовые пластины (как в HBM или 3D V-Cache у AMD), они выращивают ультратонкие кремниевые наномембраны толщиной всего ~10 нм и переносят их на уже готовый слой с помощью roll laminator при температуре не выше 200°C.
Это критично важно: традиционная обработка кремния требует температур около 1000°C, а после нанесения первого слоя металла чип выдерживает максимум 400°C. Учёные обошли ограничение, используя junctionless-транзисторы (транзисторы без p-n-переходов) — кремний равномерно легируют ещё до переноса.
Что уже удалось сделать
Исследователи построили чип с тремя активными слоями кремния. Каждый слой содержит 625 транзисторов, всего — 1875. Выход годных составил 98–100% — это очень высокий показатель для лабораторной технологии. Производительность транзисторов сопоставима со стандартными кремниевыми чипами, а в некоторых параметрах превосходит устройства на альтернативных материалах в 3–4 раза.
Особенно впечатляет реализация SRAM-памяти: шесть транзисторов, которые раньше занимали место на одной плоскости, теперь распределены по трём слоям. Это как заменить одноэтажный пригород высотками — та же функциональность, но гораздо меньше площади и быстрее связь между блоками.
Преимущества и перспективы
- Значительно выше плотность вычислений
- Короче межсоединения → выше пропускная способность и ниже задержки
- Меньше нагрев и энергопотребление
- Технология относительно простая и дешёвая в реализации
- Можно добавлять ещё слои
Технология уже прошла лабораторные тесты и сейчас готовится к передаче на промышленные объекты(среди партнёров проекта — IBM, Intel и TSMC). Если всё пойдёт по плану, первые коммерческие чипы с такой трёхмерной архитектурой могут появиться в ближайшие годы.
